Desarrollo de un prototipo de plataforma de cómputo utilizando técnicas de reconfiguración parcial y dinámica
Identificadores
URI: http://hdl.handle.net/10317/5229Compartir
Métricas
Estadísticas
Ver Estadísticas de usoMetadatos
Mostrar el registro completo del ítemDirector/a
Garrigós Guerrero, Francisco JavierEscuela/Centro
Escuela Técnica Superior de Ingeniería de TelecomunicaciónUniversidad
Universidad Politécnica de CartagenaDepartamento
Tecnologías de la Información y las ComunicacionesÁrea de conocimiento
Arquitectura y Tecnología de ComputadorasFecha de publicación
2015Palabras clave
AceleradorsHardware
Acelaradores
Reconfiguración
Reconfiguration
Resumen
La utilización de coprocesadores hardware para acelerar la ejecución de algoritmos de cómputo es una técnica comúnmente utilizada en las arquitecturas de las computadoras comerciales. Estos coprocesadores, sin embargo, son de propósito general, en tanto que aceleran las operaciones más comunes en los sistemas de cómputo convencionales. En ciertas ocasiones, no obstante, se hace conveniente disponer de aceleración por hardware de algoritmos de cómputos no convencionales. En estos casos se hace necesario el desarrollo de procesadores de propósito específico, especialmente adaptados a la naturaleza del problema y de los cálculos a realizar.
No obstante, la coexistencia de un número elevado de coprocesadores específicos en un chip se ve limitada por problemas de tamaño y consumo del propio circuito. Para intentar resolver este problema se han estado utilizando con éxito dispositivos programables tipo FPGA en algunas aplicaciones. La reprogramabilidad de las FPGAs nos hace posible tener ...
Colecciones
El ítem tiene asociados los siguientes ficheros de licencia:
Redes sociales