Contribuciones a las arquitecturas de computación-en-Memoria (CIM) para el incremento de la eficiencia de las inferencias en Sistemas de aprendizaje profundo

Abstract

[SPA] Este trabajo se centra en el diseño, implementación y caracterización de una arquitectura de computación en memoria (CiM) de señal mixta basada en celdas SRAM para el procesamiento de imágenes de baja resolución. La arquitectura propuesta utiliza celdas SRAM y está diseñada para cumplir con requisitos específicos, como la capacidad de aplicar máscaras binarias de 3x3 a imágenes de 256 píxeles y la capacidad de computación en paralelo para el procesamiento por columnas. La arquitectura también permite el cálculo en señal mixta de los productos de convolución necesarios para el procesamiento de las imágenes. Se propone un diseño ASIC que procesaría imágenes provenientes de un sensor CMOS en modo corriente con una resolución de 16x16 píxeles. Además, se plantea el diseño y caracterización de una arquitectura de test funcional y operativa para evaluar las prestaciones de procesamiento de la arquitectura CiM en capas de redes neuronales convolucionales aplicadas a la interpretación de imágenes de baja resolución. Se diseñan y caracterizan diferentes circuitos básicos, como celdas SRAM, comparadores analógicos, circuitos de conversión digital-analógica y circuitos digitales para el control de la arquitectura. [ENG] This work focuses on the design, implementation, and characterization of a mixed-signal compute-in-memory (CiM) architecture based on SRAM cells for lowresolution image processing. The proposed architecture utilizes SRAM cells and is designed to meet specific requirements, such as the ability to apply 3x3 binary masks to 256-pixel images and parallel computing capability for column-wise image processing. The architecture also enables mixed-signal computation of the convolutional products required for image processing. An ASIC design is proposed to process images from current-mode CMOS sensor with a resolution of 16x16 pixels. Furthermore, the design and characterization of a functional and operational test architecture are proposed to evaluate the processing performance of the CiM architecture in convolutional neural network layers applied to low-resolution image interpretation. Different basic circuits are designed and characterized, including SRAM cells, analog comparators, digital-to-analog conversion circuits, and digital circuits for architecture control.