TY - JOUR 
A1 - Martínez Álvarez, José Javier
AU - Garrigós Guerrero, Francisco Javier
AU - Martínez, Juan
AU - Ferrández Vicente, José Manuel
AU - Toledo Moreo, Francisco Javier
T1 - Hardware reconfigurable para procesamiento digital de imagen y señal
Y1 - 2005
UR - http://hdl.handle.net/10317/352
AB - En este trabajo se resumen las principales beneficios de la utilización de las técnicas de co-diseño software/hardware junto con dispositivos programables (FPGAs) para la realización de aceleradores hardware de propósito específico para aplicaciones con grandes requisitos computacionales. A continuación resumen diferentes aplicaciones de este tipo de sistemas dentro del las áreas de procesamiento digital de señales y de imagen implementadas con éxito por nuestro grupo de investigación.
KW - Arquitectura y Tecnología de Computadoras
KW - Computación reconfigurable
KW - Sistemas en un único chip
KW - Procesamiento digital
KW - Aceleradores hardware
KW - System on a chip
KW - Reconfigurable computing
KW - Digital hardware accelerator
KW - FPGA
LA - spa
ER -