Mostrar el registro sencillo del ítem
Implementación y análisis de prototipos de sistemas de procesamiento distribuido para algortimos tipo Map&Reduce
dc.contributor.author | Conesa Zaplana, Rubén | |
dc.date.accessioned | 2014-10-24T17:38:37Z | |
dc.date.available | 2014-10-24T17:38:37Z | |
dc.date.issued | 2014-10-24 | |
dc.description.abstract | Este proyecto tiene como objeto el estudio de los modelos de computación paralela para su aplicación en tareas de análisis de datos que mejoren la inteligencia de negocio en las PYMES. En la actualidad, muchas empresas comienzan a tener grandes volúmenes de datos que son difíciles de manejar con las arquitecturas de cómputo convencionales. Sin embargo, los modernos sistemas de procesamiento distribuido, que pueden utilizar de forma transparente incluso cientos de servidores convencionales, las bases de datos distribuidas y redundantes y los algoritmos de computación paralela sobre múltiples datos (SIMD, Single Instruction Multiple Data) tipo Map&Reduce pueden incrementar la velocidad de cómputo para permitir que volúmenes de varios cientos de Gigabytes de datos puedan ser tratados óptimamente. Diferentes áreas y tareas de negocio en la empresa pueden beneficiarse del procesamiento de estas ingentes cantidades de información para mejorar la inteligencia de negocio. Algunos ejemplos son: el análisis de datos estadísticos sobre pedidos, equipos informáticos, gestión de stocks, etc. | es_ES |
dc.format | application/pdf | es_ES |
dc.language.iso | spa | es_ES |
dc.rights | Atribución-NoComercial-SinDerivadas 3.0 España | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ | * |
dc.title.alternative | Implementation and analysis of several distributed processing system prototypes to develop Map&Reduce algorithms | es_ES |
dc.title | Implementación y análisis de prototipos de sistemas de procesamiento distribuido para algortimos tipo Map&Reduce | es_ES |
dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
dc.subject.other | Arquitectura y Tecnología de Computadoras | es_ES |
dc.contributor.advisor | Garrigós Guerrero, Francisco Javier | |
dc.subject | Competitiveness | es_ES |
dc.subject | Modelos de computación paralela | es_ES |
dc.subject | Map&Reduce | es_ES |
dc.subject | Negocios | es_ES |
dc.identifier.uri | http://hdl.handle.net/10317/4153 | |
dc.description.centro | Escuela Técnica Superior de Ingeniería de Telecomunicación | es_ES |
dc.contributor.department | Electrónica, Tecnología de Computadoras y Proyectos | es_ES |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.description.university | Universidad Politécnica de Cartagena | es_ES |
Redes sociales