Show simple item record

dc.contributor.authorMora Andreu, Miguel 
dc.date.accessioned2011-10-14T08:52:31Z
dc.date.available2011-10-14T08:52:31Z
dc.date.issued2009-06
dc.description.abstractEl objetivo de este proyecto es desarrollar una plataforma de prototipado que permita la realización de sistemas de procesamiento de vídeo en tiempo real. Se pretende adaptar la salida de una cámara digital para poder ver las imágenes capturadas en un monitor que funcione con el estándar VGA, estableciendo el soporte para un procesado intermedio de la información. Para ello se programará una arquitectura en una FPGA, que se encargará de sincronizar ambos componentes. El principal problema que se presenta es la incompatibilidad entre la cámara digital y el monitor VGA, debido a que utilizan una frecuencia y resolución distintas. El monitor VGA trabaja con una frecuencia de 60 Hz y una resolución de 800x525 mientras que la cámara digital funciona a 30 Hz y 858x525 de resolución. Por tanto, surge la necesidad de establecer un circuito de sincronización entre ambos componentes. Se propone programar en una FPGA una arquitectura que transforme la resolución y frecuencia de la cámara digital, en la resolución y frecuencia propias del estándar VGA. Esta arquitectura debe tener como entradas las señales que proporcione la cámara y como salidas las señales que componen el bus VGA de entrada al monitor. La programación de la FPGA se hará con el lenguaje de descripción hardware VHDL. En referencia a los componentes utilizados, se debe tener en cuenta que cada cámara digital presenta unas determinadas características en función del sensor de imagen que utilicen. En nuestro caso, el desarrollo del proyecto se va a hacer para un sensor CMOS determinado. En cuanto al monitor será válido cualquiera que sea compatible con el estándar VGA. Por último, en cuanto a la utilidad del proyecto, el sistema se va a emplear como plataforma de desarrollo y prototipado de aplicaciones de procesamiento de vídeo en tiempo real. Establece un soporte que sincroniza una cámara digital y un monitor VGA, permitiendo incorporar una unidad de procesado de información de vídeo.eng
dc.formatapplication/pdfeng
dc.language.isospaeng
dc.publisherMiguel Mora Andreueng
dc.rightsAtribución-NoComercial-SinDerivadas 3.0 España*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/*
dc.titleImplementación en VHDL de un adaptador de vídeo cámara a monitor VGA estándar para aplicaciones de procesamiento de vídeo en tiempo realeng
dc.typeinfo:eu-repo/semantics/bachelorThesiseng
dc.subject.otherArquitectura y Tecnología de Computadoreses_ES
dc.contributor.advisorMartínez Álvarez, José Javier 
dc.contributor.advisorGarrigós Guerrero, Francisco Javier 
dc.subjectVHDLeng
dc.subjectProcesamiento vídeoeng
dc.identifier.urihttp://hdl.handle.net/10317/1792
dc.description.centroEscuela Técnica Superior de Ingeniería de Telecomunicacióneng
dc.contributor.departmentElectrónica, Tecnología de Computadoras y Proyectoseng
dc.rights.accessRightsinfo:eu-repo/semantics/openAccess


Files in this item

This item appears in the following Collection(s)

Show simple item record

Atribución-NoComercial-SinDerivadas 3.0 España
Except where otherwise noted, this item's license is described as Atribución-NoComercial-SinDerivadas 3.0 España