Arquitecturas pipeline para la implementación de algoritmos de visión artificial
View/ Open
Identifiers
URI: http://hdl.handle.net/10317/131Share
Metrics
Statistics
View Usage StatisticsMetadata
Show full item recordAuthor
López Tomás, RaúlDirector/a
Navarro Lorente, Pedro JavierCenter
Escuela Técnica Superior de Ingeniería IndustrialKnowledge Area
Lenguajes y Sistemas InformáticosPublication date
2008-04-18Keywords
Visión artificialRobótica
Abstract
El objetivo global de este proyecto fin de carrera es realizar el diseño de arquitecturas hardware tipo pipeline, para el procesado de imágenes digitales. Se hará una comparativa de los algoritmos hardware implementados en estas arquitecturas frente a otros algoritmos basados en microprocesadores, algoritmos software. Estas arquitecturas hardware permiten realizar varios tipos de procesado en cascada, incrementando la velocidad de cómputo, además de descargar al microprocesador de estas tareas.
El diseño de arquitecturas hardware está basado en dispositivos de lógica reconfigurable como son las FPGAs (Field Programmable Gate Arrays). Estas arquitecturas son presentadas como núcleos hardware que serán cargados sobre una FPGA.
La implementación del diseño se realiza sobre una tarjeta reconfigurable compuesta por una FPGA (XC4036EX) que se comunica con un PC (HOST) a través del bus PCI.
Los algoritmos software han sido implementados utilizando unas librerías específicas, para el procesado ...
Collections
The following license files are associated with this item:
Social media