%0 Journal Article 
%A Murcia Hernández, Rocío
%T Caracterización eléctrica de partículas coloidales de oro sobre nanoelectrodos
%D 2007
%U http://hdl.handle.net/10317/169
%X [SPA]En este trabajo han sido fabricados nanoelectrodos usando un nuevo concepto de fabricación
consiguiendo de esta manera electrodos con una separación de aproximadamente unos 20
nm. Estos nanoelectrodos han sido utilizados para realizar medidas eléctricas de
conductancia. Los dispositivos se han fabricados usando obleas de material Silicon On
Insulator, esta obleas están formadas por una capa superior de Silicio con 5 μm de espesor
(resistividad de 1–10 Ω cm) la cual está separada de un capa inferior de 400 μm de silicio a
través de una capa de dióxido de Silicio de 20 nm de anchura. En todos los pasos de
preparación de las muestras solamente se han utilizado procesos estándar de
microprocesamiento de Silicio. Después de cortar oblea en fragmentos de 9 × 9 mm2 de área,
estructuras plateau‐like mesa han sido formadas través de litografía óptica convencional y dos
pasos consecutivos de reactive ion etching (RIE). En el siguiente paso, la capa de óxido de
silicio sufre una corrosión selectiva gracias a un baño en acido hidrofluorico (HF) con una
concentración del 5%. Gracias a la alta selectividad del HF a la hora de corroer el óxido de
silicio frente al silicio ,se crea un gap cuyo tamaño viene dado aproximadamente por la
anchura de la capa de óxido de silicio. Un paso adicional de RIE etching se aplica después del
etching húmedo para suavizar la superficie de las paredes de Silicio y a continuación a través
de una evaporación tipo e‐beam se depositan contactos metálicos (Ti/Au), tanto en la parte
superior como inferior de nuestra estructura. Estos contactos metálicos servirán como punto
de conexión a la hora de cablear nuestra muestra a un determinado chip. Finalmente el
auténtico nanoelectrodo se fabrica a través de una deposición de una capa muy fina metálica
de apenas unos pocos nanómetros, también mediante evaporación e‐beam angular de 45◦.Las obleas de SOI han sido seleccionadas por sus características las cuales son muy apropiadas
para en un futuro ser utilizadas en aplicaciones biológicas. La principal ventaja que este tipo de
obleas presenta es que la geometría del nanogap viene predefinida por la capa de óxido de
silicio. Otras de las principales ventajas es que podemos aplicar la tecnología estándar de
microprocesamiento del silicio durante todo el proceso de fabricación del nanogap.
Para la investigación de los nanodispositivos fabricados, se colocan diversas moléculas a través
de un proceso de self‐ assembly monolayer (SAM). La manera de puentear nuestro nanogap
está basada en el posicionamiento de nanocoloides de oro, una vez la capa de moléculas cubre
nuestro nanogap. A través de fuerza dielectroforética se consigue el posicionamiento exacto
de nanoparticulas de oro de distintos diámetros en una zona específica, siendo este unos de
los grandes retos dentro de la nanotecnología.
En el método utilizado en este trabajo, una corriente alterna se aplica para de esta forma crear
un gradiente del campo eléctrico que atrae a las nanoparticulas entre los dos electrodos,
cuando las fuerzas dielectroforéticas superan las fuerzas térmicas y electrostáticas al aplicar
los parámetros adecuados para el trapping, se da lugar el posicionamiento de las
nanopartículas de oro. A lo largo de este proyecto, se ha llevado a cabo también un estudio
detallado de los parámetros de trapping. Después de lograr crear un sistema de dos uniones
(Au/Molécula/Au/Molécula/Au), diversas medidas de transporte eléctrico se han realizado en
los dispositivos.Gracias a un estudio minuciosos de las características de corriente voltaje efectos tales como
Coulomb blockade y Coulomb blockade staircase son estudiados en profundidad.[ENG]In this thesis nanogap electrodes are fabricated using a novel concept for metal electrodes with
about 20 nm separation for electrical conductance measurements. The devices were fabricated
from custom‐made four inch diameter Silicon On Insulator (SOI) wafers comprising a 5 μm thick
top silicon layer (resistivity 1–10 Ω cm) which is separated from the 400 μm bulk silicon handle
wafer by a thin buried silicon dioxide layer of 20 nm width. All preparation steps involve only
standard silicon or SOI microelectronics process technology. After cutting the wafer into 9 × 9
mm2 sample pieces, plateau‐like mesa structures are formed by conventional optical lithography
and two subsequent reactive ion etching (RIE) steps. In the next step, the accessible buried
oxide is selectively recess‐etched in 5% hydrofluoric (HF) acid solution. Due to the extremely
high selectivity of HF in etching silicon oxide versus silicon, a gap having near the size given by
the buried oxide layer thickness is formed. An additional, third RIE etching step was applied
following the wet etching to smoothen the exposed Si sidewalls. Afterwards, contact pads (Ti
/Au) are deposited by e‐beam evaporation on top of the plateau structures, as well as down in
the etched plane close to the plateau, as pads for wire bonding. Finally, the actual nanogap
electrodes are formed by a thin film deposition step, with typical metal thickness of a few
nanometres. The thin film is evaporated from a 45◦ angle in order to cover simultaneously both
the plateau top surface and the nanogap side on the plateau wall.SOI wafers have been selected because of their suitable properties for further biological
applications. The main advantage that SOI wafers present is that the nanogap geometry is
predefined by the Buried Oxide (BOX) layer. Another clear advantage is also that we can apply
the Standard Silicon Technology (SST) for the whole nanogap processing. During fabrication only
SST without any high‐resolution nanolithography techniques is employed and the vertical
concept allows an array‐like parallel processing of many individual devices on the same
substrate chip. As analyzed by cross‐sectional Transmission Electron Microscope (TEM) analysis
the devices exhibit well‐defined material layer architecture, determined by the chosen material
thicknesses and process parameters.
To investigate the fabricated nanodevices molecules are placed on the nanoelectrodes by
means of a self‐ assembly monolayer (SAM) process, and for bridging the 26 nm nanogap width,
we place gold nanoparticles of different sizes in diameter, using a positive AC dielectrophoresis
force. The directed assembly of nanoparticles and nanoscale materials onto specific locations of
a surface is one of the major challenges in nanotechnology. In the method applied in this thesis
an alternating current is used to create a gradient of electrical field that attracts particles in
between the two leads used to create the potential. Gold nanoparticle assembly is achieved
when dielectrophoretic forces exceed thermal and electrostatic forces and therefore the
suitable parameters for this assembly have to be found. Through the development of this thesis
a thorough study of trapping experiments is carried out.
After the achievement of a two‐junction system (Au/Molecule/Au/Molecule/Au) transport
measurements are carried out in the devices. A thoroughly study of I‐V characteristics is also
developed in the thesis and by means of the result analysis, effects such as Coulomb blockade
and variation of the Coulomb blockade staircase are studied.
%K Electrónica
%K Nanotecnología
%~ GOEDOC, SUB GOETTINGEN